【資料圖】

Robei EDA軟件，一款全新的數(shù)字芯片設(shè)計(jì)仿真EDA工具。是業(yè)界一款用框圖和代碼相結(jié)合的方式來設(shè)計(jì)芯片的軟件；同時(shí)采用透明的IP模型庫，方便初學(xué)者學(xué)習(xí)底層設(shè)計(jì)代碼；很好的降低初學(xué)者學(xué)習(xí)IC的難度。提供的是產(chǎn)業(yè)界流行的Verilog語言。具備簡化的設(shè)計(jì)流程，采用可視化分層設(shè)計(jì)模塊，方便大型工程分工合作，是FPGA或ASIC設(shè)計(jì)的首選設(shè)計(jì)和仿真軟件。

足企業(yè)與工程師FPGA與ASIC數(shù)字前端的開發(fā)需求，支持功能擴(kuò)展訂制（費(fèi)用另算），支持批量采購與優(yōu)惠價(jià)采購。Robei EDA工具是自主可控的數(shù)字前端EDA開發(fā)工具為企業(yè)提供可視化架構(gòu)設(shè)計(jì)、快速驗(yàn)證仿真、快速語法檢查、快速糾錯(cuò)提供了便利，加快企業(yè)研發(fā)進(jìn)度，提升代碼可視化與架構(gòu)合理化，便于系統(tǒng)集成、架構(gòu)展示與會(huì)議溝通、為模塊重用復(fù)用提供堅(jiān)實(shí)基礎(chǔ)，讓企業(yè)研發(fā)效率提升，研發(fā)成本下降。同時(shí)若貝提供IP模塊訂制化開發(fā)，包括RISC-V CPU，SOC系統(tǒng)，SPI、QSPI，UART，PWM，I2C，SD卡，SDRAM，HDMI等的IP設(shè)計(jì)與供應(yīng)。

軟件特點(diǎn)

它不僅具備傳統(tǒng)設(shè)計(jì)工具的代碼編寫、編譯、仿真功能，而且還增加了可視化和模塊化的設(shè)計(jì)理念，具有模塊設(shè)計(jì)透明化，方便模塊重新利用，加快設(shè)計(jì)進(jìn)度，采用透明、開放的模型IP資源等特點(diǎn)。方便工程師、學(xué)生根據(jù)需求，對IP進(jìn)行進(jìn)行修改、編譯，同時(shí)學(xué)習(xí)底層設(shè)代碼，能夠設(shè)計(jì)出更高端的IP，很好的降低了初學(xué)者學(xué)習(xí)IC的難度。它還具有可實(shí)現(xiàn)頂層跨平臺(tái)，圖形和代碼相結(jié)合的優(yōu)勢，將IC設(shè)計(jì)簡化到模塊、端口、導(dǎo)線三個(gè)基本元素，并自動(dòng)生成例化和接口代碼。具備簡化的設(shè)計(jì)流程，采用可視化分層設(shè)計(jì)模塊，方便大型工程分工合作。

1、跨平臺(tái)（windows linux macOS ）2、前端設(shè)計(jì)仿真工具3、框圖和代碼設(shè)計(jì)一體化4、IP透明5、模塊分層設(shè)計(jì)6、不依賴任何器件，設(shè)計(jì)代碼和其他EDA工具通用

主要功能

數(shù)字集成電路設(shè)計(jì)仿真 ASIC設(shè)計(jì)和仿真

關(guān)鍵詞：